科儀新知

隨著先進封裝（Advanced Packaging）、功率元件與新世代半導體技術快速發展，產業正逐步由傳統晶圓（Wafer）製程，轉向 大尺寸 Panel Level Packaging（PLP）。相較於晶圓，PLP 面板在尺寸、重量、翹曲量（warpage）與規格多樣性上皆大幅提升，且目前市場仍處於規格尚未完全收斂的過渡階段，常見尺寸從 300×300 mm、380×380 mm 到 510×515 mm、600×600 mm 甚至更大。這樣的市場特性，使得 PLP 自動化系統必須同時具備 高精度、強適應性與高度模組化 的設計能力。

在半導體先進封裝技術（如 CoWoS 與 AI 大尺寸晶片）的良率競逐中，單片化（Singulation）後的晶粒品質是決定最終產出率的關鍵。

隨著先進封裝朝向高I/O密度與異質整合（Heterogeneous Integration）發展，微凸塊（Micro bump）因可提供比傳統焊球更小的尺寸及更高的I/O密度，成為晶片與晶片高密度互連關鍵技術之一，廣泛應用於2.5D、3D IC、Chiplet與高頻高速元件封裝。

先進封裝的失效型態，正在往「invisible defects」集中。這類缺陷不是你想看就看得到，很多時候只有 X-ray 才能在不破壞樣品的情況下，把內部狀態看清楚。對量產來說，這件事的意義不只是“多一台設備”，而是你能不能把風險前移、把良率損失壓在前段製程。

微凸塊（Micro bump）是先進封裝技術中的關鍵微小焊接接點，尺寸通常低於40 μm，甚至縮小至10–20 μm，比傳統 BGA（直徑大於500 μm）或 Flip Chip Bump（直徑約80–120 μm）小很多，用於實現晶片與晶片（Die-to-Die）或晶片與中介層（Die-to-interposer）之間的高密度連接。