2026年02月電子報
前言
隨著人工智慧（AI）與高效能運算（HPC）的快速發展，高頻寬記憶體（HBM）已成為先進運算系統中的關鍵元件。在先進封裝與失效分析（Failure Analysis, FA）流程中，工程師經常使用 Laser（雷射） 進行開蓋（Decap）、材料去除或標記，也會使用 X-ray（AXI / micro-CT） 進行非破壞性的內部結構檢查。在實務上，許多工程師都有一個共同觀察：在進行 Laser 或 X-ray 檢查時，封裝完成的 HBM 較少出現明顯的電性異常；相對地，單顆或較直接暴露的先進 DRAM，則需要非常嚴格地控管能量與曝光條件。這是否代表 HBM 的 DRAM 本身「比較不怕」Laser 或 X-ray？答案其實沒有那麼簡單。本期電子報將用初學者也能理解的方式，從三個面向說清楚：
•為什麼 HBM 在很多情境下「看起來比較耐」
•為什麼先進 DRAM 對能量特別敏感
•工程上應該如何正確看待與操作這兩類產品
________________________________________
一、HBM 不是天生更強，而是「比較不容易被直接打到」
一個很重要的觀念是：
HBM 內部仍然是 DRAM，它對 X-ray 與高能量的物理敏感性，並沒有因為叫 HBM 就消失。
那為什麼實務上常覺得 HBM 比較耐？
關鍵原因在於 結構與檢查情境。
________________________________________
二、HBM 為什麼在實務分析中「相對安全」？
1️⃣ 3D 堆疊結構帶來的「遮蔽效果」
HBM 是由多層 DRAM die 垂直堆疊而成，透過 TSV（矽穿孔）與微凸塊（micro-bump）連接，外層還有封裝材料（underfill、molding compound）。
在進行 X-ray 或 Laser 分析時：
•能量必須穿過 多層矽晶片、金屬層與封裝材料
•遮蔽效果取決於入射方向與能量（incident path & X-ray energy），可能在抵達核心的 Active Area（電晶體與電容區）前，能量已經被吸收與散射
因此，在多數封裝檢查情境下：
•真正承受能量的是封裝或互連結構
•而不是 DRAM 的 cell array
________________________________________
2️⃣ 檢查目標多半在「後段封裝」，不是電晶體
HBM 的高價值主要體現在：
•TSV 貫穿品質
•micro-bump 接合
•interposer 與封裝完整性
因此在 X-ray / Laser 使用上：
•工程師多半關注 互連是否開路、短路或剝離
•工具設定通常以「看清楚結構」為優先，而非高劑量照射
這使得 電性風險相對可控。
________________________________________
3️⃣ 重點不是製程節點，而是「曝露條件」
有時會聽到一種說法：「HBM 用比較成熟的 DRAM 製程，所以比較耐。」
這種說法並不完全正確。
事實上：
•HBM 內部的 DRAM 仍會隨世代微縮
•其 Gate Oxide、Cell Capacitor 依然非常精細
真正造成差異的，是：
•能量是否 直接照射到 Active Area
•曝光時間與劑量是否被妥善控制
________________________________________
三、為什麼單顆先進 DRAM 特別「敏感」？
1️⃣ DRAM cell 對電荷極度敏感
DRAM 的基本結構是 1T1C（一個電晶體 + 一個電容），資料本質上就是「儲存在電容裡的電荷」。
當 X-ray 照射時：
•會產生 電離效應
•在氧化層中形成電子–電洞對 (electron–hole pairs)
•可能導致 額外電荷累積或形成捕獲（charge trapping）效應
後果包括：
• soft error（瞬態錯誤） vs latent damage（潛在可靠度退化）
• 漏電流增加
• 資料保存時間（retention time）下降________________________________________
2️⃣ 先進節點讓容忍空間更小
隨著 DRAM 持續微縮至 10nm 級世代，其元件尺寸與電性容忍空間進一步縮小
•氧化層更薄
•電場更強
•任何微小的電性變化，都可能造成明顯影響
因此：
•即使是「檢查等級」的 X-ray
•也可能造成 潛在損傷（latent damage）
•問題往往不是立刻壞，而是 可靠度變差
________________________________________
3️⃣ Laser 帶來的熱風險更直接
在單顆或薄封裝 DRAM 上進行 Laser：
•熱能更容易集中在 Active Area
•若參數控制不當，可能導致：
o氧化層劣化
o界面態增加
o永久性的電性變化（Hard Fail）
________________________________________
四、HBM vs 單顆 DRAM 技術比較表
📊 技術差異總覽
| 比較項目 | HBM（封裝堆疊狀態） | 單顆先進 DRAM |
|---|---|---|
| 典型檢查目標 | TSV、micro-bump、封裝結構 | DRAM cell array、電性區 |
| Active Area曝露 | 低（多層結構遮蔽） | 高（較直接暴露） |
| X-ray主要風險 | 在多數封裝檢查情境下，封裝/互連缺陷，電性風險較低 | 電荷陷阱、Retention degradation |
| Laser影響 | 需注意 HAZ與應力 | 易造成熱損與電性改變 |
| 失效型態 | 多為局部或封裝相關 | 易出現永久性電性失效 |
| 工程關鍵 | Dose、路徑、封裝厚度 | Dose、時間、熱管理 |
________________________________________
五、給工程初學者的實務建議
🔧 使用 X-ray 時
•永遠從 最低劑量、最低放大倍率 開始
•只在「看不清楚時」才提高條件
•記住：HBM 不是免疫，只是比較不容易被打到
🔧 使用 Laser 時
•注意 Heat Affected Zone (HAZ)
•控制參數比工具本身更重要
•對 DRAM，永遠假設「它很脆弱」
________________________________________
結語
HBM 的強項，不只是頻寬，而是「系統層級的設計」。
它的 3D 結構在帶來效能的同時，也讓分析能量更不容易直接影響核心電路。
而先進 DRAM，則始終走在物理極限的邊緣。
理解這些差異，能幫助我們在分析、除錯與可靠度評估時，避免工具變成破壞產品的來源。
